systemverilog 1.3

systemverilog er en Vim plugin, der giver syntaksfremhævning for SystemVerilog.IEEE 1800 SystemVerilog er branchens første fælles hardware beskrivelse og verifikation sprog (HDVL) standard. SystemVerilog er en større udvidelse af det etablerede IEEE 1364...